超大规模集成电路的不足

_only

由于技术规模不断扩大，微处理器的复杂程度也不断提高，微处理器的设计者已经遇到了若干挑战。
1功耗、散热：随着元件集成规模的提升，单位体积产生的热功率也逐渐变大，然而器件散热面积不变，造成单位面积的热耗散达不到要求。同时，单个晶体管微弱亚阈值电流造成的静态功耗由于晶体管数量的大幅增加而变得日益显著。人们提出了一些低功耗设计技术，例如动态电压/频率调节（dynamic voltage and frequency scaling (DVFS)），来降低耗散总功率。
2工艺偏差：由于光刻技术受限于光学规律，更高精确度的掺杂以及刻蚀会变得更加困难，造成误差的可能性会变大。设计者必须在芯片制造前进行技术仿真。
3更严格的设计规律：由于光刻和刻蚀工艺的问题，集成电路布局的设计规则必须更加严格。在设计布局时，设计者必须时刻考虑这些规则。定制设计的总开销已经达到了一个临界点，许多设计机构都倾向于始于电子设计自动化来实现自动设计。
4设计收敛：由于数字电子应用的时钟频率趋于上升，设计者发现要在整个芯片上保持低时钟偏移更加困难。这引发了对于多核心、多处理器架构的兴趣（参见阿姆达尔定律）。
5成本：随着晶粒尺寸的缩小，晶圆尺寸变大，单位晶圆面积上的晶粒数增加，这样制造工艺所用到的光掩模的复杂程度就急剧上升。现代高精度的光掩模技术十分昂贵。